modèles compacts des composants actifs (de type bipolaire et a effet de champ – Metal Oxide Semi-Conductor Field Effect Transistor MOSFET) et des composants passifs (inductances, transformateurs lignes de transmission, etc.) en bande millimétrique

I. La thèse vise dans un premier temps à améliorer les méthodologies de caractérisation et d’extraction des paramètres des composants en bande mmW, avec les étapes suivantes :
-étudier « on-wafer » l’environnement de mesure des composants passifs ;
Par exemple : Les inductances réalisées à partir des métaux supérieurs disponibles dans les technologies CMOS ou BiCMOS sont arrivées à une maturité suffisante pour la réalisation de circuits dans des bandes qui peuvent allez jusqu’à 100 GHz. Cependant, au niveau du développement des modèles, l’environnement de mesure limite la précision des mesures en raison des différents couplages parasites entre les composants sous test et les structures de test. Au niveau « design/circuits » le couplage parasite entre les différents inductances ou entre ces inductances et les différents interconnexions à l’intérieur des circuits rend difficile la prise en compte des effets parasites.
Des études électromagnétiques de différents effets parasites qui sont susceptible d’influencer le fonctionnement des composants lors de la modélisation sont à d’envisager au niveau de la simulation mais également de la mesure petit signal.

-concevoir des structures de test qui minimisent les parasites de mesure et définir des méthodologies de « de-embedding » qui permettent de soustraire les effets parasites aux mesures ;
Les structures de test RF des composants actifs et passifs ajoutent des parasites inhérents aux différentes interconnexions entre le composant intrinsèque et les sondes de mesures (pads des sondes, lignes d’interconnexion, etc.). Ces parasites sont soustraits de la mesure par des techniques de « de-embedding ». Une technique de « de-embedding » associe des structures de test supplémentaires aux différents effets parasites afin de les mesurer et les soustraire par la suite de la mesure du composant sous test. La précision de cette technique est dépendante des structures de test et des effets parasites pris en compte. Elle limite souvent la précision des caractéristiques extraites de la mesure. Elle conduit à une consommation de la place sur le silicium en raison des structures supplémentaires.
Le candidat devra investiguer la conception de structures de test adaptées aux composants à caractériser en bande mmW et la définition de méthodologies de « de-embedding » afin de réduire le nombre des structures supplémentaire et d’augmenter la précision de caractéristiques extraites.

-implémenter des stratégies de modélisation basée sur les paramètres S ou X, ou les paramètres de bruit mesurés.
Les modèles RF utilisés par les « designer » dans le « flux » de conception sont vérifiés systématiquement par des mesures en petit signal, notre stratégie de modélisation et de vérification du comportement des composants actifs étant basée sur ce type de mesures. Cependant, un grand nombre d’applications utilisent des composants en régime de fonctionnement grand signal ou imposent des fortes contraintes en bruit RF. Ces applications demandent une caractérisation des composants notamment par des investigations grand signal et bruit RF et une mise à jour des modèles électriques. Les stratégies de modélisation petit / grand signal et bruit RF nécessitent la mise en place de nouvelles méthodologies de caractérisation et d’extraction des paramètres (calibration des appareils, de-embedding, extraction de schéma équivalent, etc.)
Le candidat devra d’abord se familiariser à l’utilisation des appareils de mesure de type Analyseur de réseaux disponibles au laboratoire. Par la suite, il devra investiguer des méthodologies de modélisation directe à partir des mesures petit et grand signal comme par exemple l’extraction d’un schéma équivalent du composant sous test, afin de fournir aux designers la possibilité de vérifier les performances ou simuler les caractéristiques petit et grand signal d’un composant immédiatement après la mesure sur silicium.

II. Dans un deuxième temps, la thèse vise à réaliser des démonstrateurs de circuits de base comme par exemple des étages à un transistor d’un amplificateur faible bruit ou des circuits oscillant LC intégrés dans des VCOs pour démontrer la validité des méthodologies de modélisation précédemment étudiées.
Le design des circuits pour des applications haute fréquence nécessite en général peu de composants. Pour cette raison, les effets parasites et la précision des modèles deviennent critiques pour atteindre les spécifications des circuits. Par exemple, la propagation des signaux à l’intérieur des circuits RF de grande taille est mal prise en compte à cause des effets distribués. Pour ces raisons il est important de faire une validation des modèles par des caractérisations des étages de base intégrant 2-3 composants RF.

Contact:Bernard Jarry

Recherche

Menu principal

Haut de page